

Organización del Computador 2026
PARCIAL 1

Nombre: _____

Fecha: 24/04/26

3 (TRES)

Ejercicio 1

- a) Convertir el siguiente número decimal a formato IEEE 754 de precisión simple (normalizados): -20,5 (en base 10).

Indicar resultado final en hexadecimal: 0x C7A40000

- b) Suponga que los registros A y B de un procesador que utiliza registros de 8 bits, contienen los valores **signados** 0xB1 y 0x8F respectivamente.

b-1) ¿Qué valor (binario) contiene el registro C después de ejecutar la operación

$$C = A - B? \text{ Ob } \underline{00100010}$$

b-2) ¿El resultado que se guarda en C es el esperado? Si ¿Por qué?

Al Realizar $A+B$ es el resultado correcto, Aplica complemento a dos a B y Resolvemos

Ejercicio 2

- a) Expresar cada función como sumas negadas, asegurando que la implementación resultante utilice la **menor** cantidad posible de compuertas NOR (de la cantidad de entradas que sea necesaria). Completar la tabla:

Función	Expresión como sumas negadas	Nº de NORs para la implementación
$F = A'$	$(A + A)'$	1 ✓
$F = (A+B) \cdot (A+C)$	$(A' + B')'(A' + C')$	3 ✓
$F = B + A \cdot C$	$(B' + A')' + (A' \cdot C')$	3 ✓

- b) Encontrar una expresión equivalente de $F = (B' + C') \cdot A + A \cdot B \cdot C + B \cdot C$ completando la tabla:
(simplificada) ☺

Paso	Aplicar...	Expresión resultante
0	(original)	$F = (B' + C') \cdot A + A \cdot B \cdot C + B \cdot C$
1	P4 Distributividad	$F = A \cdot B' + A \cdot C' + A \cdot B \cdot C + B \cdot C$ ✓
2	T6 Absorción	$F = A \cdot B' + A \cdot C' + A$ ✗
3	P4 Distributividad (factorizar A)	$F = A \cdot (B' + C' + 1)$ ✗
4	T5 DeMorgan inverso	$F = A \cdot B' \cdot C'$ ✗

Ejercicio 3


Dada la siguiente función canónica:

$$F = A'B'CD' + A'B'CD + A'BC'D + A'BCD + AB'CD + ABC'D$$

- a) Obtener la función minimizada como suma de minterminos a través del mapa de karnaugh (Completar el mapa que está más abajo)

$$F = \bar{A}\bar{B} + \bar{A}C\bar{D} + \bar{A}BD + B\bar{C}\bar{D} + A\bar{B}C\bar{D}$$

- b) Implementar la función en la PLA que presentamos a continuación



		CD			
AB		00	01	11	10
	00			1	1
	01		1	1	
	11		1		
	10			1	

Ejercicio 4

Se requiere diseñar un sistema secuencial que genere una secuencia numérica específica de 3 bits de salida (X_2, X_1, X_0). El diseño debe priorizar la utilización de la mínima cantidad de FF. El sistema cuenta con **dos** entradas de control: **DIR** (Dirección) y **SKIP** (Salto). La secuencia principal del sistema es: $1 \rightarrow 3 \rightarrow 5 \rightarrow 7 \rightarrow 1 \dots$

Funcionamiento:

Si $DIR = '0'$, la secuencia avanza hacia adelante: $1 \rightarrow 3 \rightarrow 5 \rightarrow 7 \rightarrow 1 \dots$

Si $DIR = '1'$, la secuencia retrocede: $1 \rightarrow 7 \rightarrow 5 \rightarrow 3 \rightarrow 1 \dots$

Si $SKIP = '1'$, el sistema debe "saltar" el siguiente número de la secuencia actual y pasar directamente al posterior. Ejemplo: Si el estado actual es 3, $DIR = '0'$ y $SKIP = '1'$, el próximo estado será 7 (saltando el 5). Nótese que la señal DIR es irrelevante si $SKIP = '1'$.

- a) Dibujar el diagrama de estados del sistema (en el recuadro de la página siguiente)
 b) Si el sistema se encuentra en el estado con salida "5" (101), $DIR = '1'$ y $SKIP = '1'$, ¿cuál será la salida del estado siguiente?

Respuesta: $(X_2, X_1, X_0) = \underline{\hspace{2cm}}$

- c) ¿Cuál es la ecuación simplificada para el bit menos significativo de la salida X_0 ?

Respuesta: $X_0 = \underline{\hspace{2cm}}$



d) Suponga ahora que modificamos el diseño de tal forma que la salida de los FF que codifican el estado actual (Q_2, Q_1, Q_0) son directamente las salidas del circuito (no hay combinacional de salida). Al realizar la tabla de transición de estados, ¿cuántas filas tendría la tabla completa?

Respuesta: filas.

Ejercicio 5


Se requiere diseñar una unidad lógica con entradas: en serie (In) y paralelo ($I[3-0]$). Además cuenta con las salidas: serie (Out) y paralelo ($O[3-0]$). La entrada op selecciona el funcionamiento:

✓ $op = 0$: Carga paralela

✓ $op = 1$: Registro desplazamiento


Además, debe generarse una salida extra OUT_1 que se pone en uno cuando a la salida de los flip-flops se encuentre el patrón "0110".

Aclaración: El diagrama debe realizarse sobre el mismo esquema de la figura, utilizando las entradas y salidas que allí figuran. No agregar entradas o salidas nuevas a los flip-flop.



Ejercicio 6

Basado en el sistema de memoria mostrado en la figura:




a) Calcular la cantidad de memoria implementada en bits:

64k bits.

b) Completar los cuadros en línea de puntos con los faltantes de cantidad de señales y su denominación.

c) Desarrollar en el cuadro dado el mapa de memoria implementado, indicando la dirección de inicio y final de cada bloque. Especificar si se trata de un rango de posiciones imagen.

d) Si existieran rangos de posiciones imagen, indique cómo modificaría el diagrama para eliminarlas:



Postulados y teoremas del álgebra booleana

Postulado 2	a)	$x + 0 = x$	b)	$x \cdot 1 = x$
Postulado 5	a)	$x + x' = 1$	b)	$x \cdot x' = 0$
Teorema 1	a)	$x + x = x$	b)	$x \cdot x = x$
Teorema 2	a)	$x + 1 = 1$	b)	$x \cdot 0 = 0$
Teorema 3, involución		$(x')' = x$		
Postulado 3, conmutatividad	a)	$x + y = y + x$	b)	$xy = yx$
Teorema 4, asociatividad	a)	$x + (y + z) = (x + y) + z$	b)	$x(yz) = (xy)z$
Postulado 4, distributividad	a)	$x(y + z) = xy + xz$	b)	$x + yz = (x + y)(x + z)$
Teorema 5, DeMorgan	a)	$(x + y)' = x'y'$	b)	$(xy)' = x' + y'$
Teorema 6, absorción	a)	$x + xy = x$	b)	$x(x + y) = x$